超越DDR4 HBM和混合内存立方体之间的差异

内存接口世界正在发生重大变化，最近人们对AMD和Nvidia采用新的高内存带宽标准的计划感兴趣，这是解释三个新标准的好时机：宽I/O、HBM和HMC。 让我们从一个基本的问题开始-为什么我们首先需要新的记忆标准？

DDR4和LPDDR4都是对现有DRAM设计的渐进、进化改进。 正如我们将在这个故事中探索的那样，这两个标准都提高了相对于DDR3/LPDDR3的功耗和性能，但它们并不是一个巨大的飞跃。 许多被纳入标准的底层技术都是在十年或更久以前建立的，当时系统总带宽是当前水平的一小部分，CPU都是单核的。

虽然标准已经从一开始就有了很大的发展，但值得记住的是，第一个现代SDRAMDIMM是在66MHz接口上推出的，提供了533MB/s的带宽。 相比之下，DDR4-3200的时钟高达1600MHz，并提供多达25.6GB/s的内存带宽。 这是近20年来48倍的增长，但这也意味着我们已经推动了标准的很长一段时间。 虽然人们一直在争论是否定义一个传统的DDR5，但广泛的行业共识是，新的解决方案是必要的。

宽I/O和宽I/O2已得到三星等公司的支持，并被设计为在尽可能低的功耗下提供最大带宽的移动SOCS。 这是一项技术，对于制造智能手机和嵌入式系统的公司来说是最有趣的，在那里，高分辨率显示器给带宽带来了巨大的压力，而低电池寿命至关重要。

三星的宽I/O2架构

宽I/O是专门设计的堆叠在SOCS的顶部，并使用垂直互连，以尽量减少电气干扰和模具足迹。 这优化了包的大小，但也施加了一定的热限制，因为从SOC辐射的热量必须通过整个内存模具。 工作频率较低，但大量的I/O引脚通过使用多达1024位宽的内存总线来增加带宽。

宽I/O是标准的第一个版本，但它是宽I/O2，预计实际上会进入大众市场-尽管有些人认为，真正的采纳不会到来，直到宽I/O3，这最终应该打开自己和LPDDR4之间的差距。 该标准得到了JEDEC的批准，但由于三星公司在将其推向市场方面的广泛工作，它往往与三星有关。 时间尚不清楚，但预计2015年上半年没有大型设备将与WideI/O一起装运。 我们可能会在下半年看到一些有限的皮卡，可能来自三星自己的铸造厂。

宽I/O被明确地设计为3D接口，但2.5D插入器设计是可能的。 由于3D宽I/O结构的主要挑战之一是冷却DRAM下面的CPU，所以第一个芯片可能是2.5D插入器设计。

在角落#2，我们有混合内存立方体，联合英特尔-米克龙标准。 HMC的设计是为了在比WideI/O2更高的功耗和成本下强调大量带宽。 英特尔和美光声称，多达400GB/s的带宽可以通过HMC，生产预计在2016年和商业可用性在2017年。

HMC不是JEDEC标准，但拥有多个开发伙伴，包括三星、美光、微软、Altera、ARM、英特尔、惠普和Xilinx。 HMC的主要目标之一是剥离现代DIMMS的重复控制逻辑，简化设计，在三维配置中连接整个堆栈，然后使用单个控制逻辑层来处理所有读/写流量。

混合内存立方体的承诺是一种明确设计的体系结构，以响应多核场景，并以更高的带宽和更低的整体延迟提供数据。 HMC极具前瞻性，它解决了许多与exascale计算有关的问题，但它也依赖于半导体制造的一些深刻改进。 这是最昂贵的新标准，也是唯一没有得到JEDEC批准的标准。

耗电量比较

上面的幻灯片是从2011年开始的，但预测似乎仍然是准确的。 在巨大的规模上，DDR3和DDR4的内存功耗太高，无法进行有效的缩放。 将内存功耗降低三分之二将对2020年的超级计算产生巨大影响。